基于FPGA的无线射频读卡器开发与设计

来源：网络作者：Niladri Roy 发布时间：2008-03-19 14:18:51 字体:[大中小]

摘要：射频读卡器很可能具备前端 DSP功能，譬如射频协议处理等。如今，这些功能在独立式DSP中进行处理，将来，它们很有可能被集成于FPGA。

    图 3 显示了一个基于 FPGA 的 RFID 处理器的架构。嵌入式处理器可以是一个硬核（譬如，Virtex-4 FX产品家族采用的PowerPCTM），还可以是一个软核（譬如SpartanTM设备中采用的MicroBlazeTM），甚至是PowerPC和MicroBlaze的结合体。用户可以将内置硬以太网MAC（EMAC）连接至外部以太网物理层，进而连接至以太网。另外，用户还可使用面向10/100-BaseT的Lite Ethernet MAC IP。

    PowerPC/MicroBlaze 嵌入式处理器执行以下任务：

    EPC数据处理
    协议处理
    询问调度
    TCP/IP 网络接口
    控制和监视
    调制解调器控制
    升级代理
    HTTP服务器
    SNMP/MIB 处理

    Xilinx千兆以太网系统参考设计（GSRD）是一个基于 EDK 的参考系统，能够在基于TCP/IP的协议接口和用户数据接口之间搭起一座高性能的桥梁。GSRD的组件具备满足TCP/IP系统每比特和每包开销要求的功能。

    Xilinx还针对Monta Vista Linux和 Treck堆栈提供了发射性能基准。采用 Xilinx Platform Studio （XPS）微处理器库定义的Nucleus PLUS RTOS，为采用MicroBlaze和PowerPC处理器的系统带来了新的优势。Nucleus PLUS RTOS尺寸很小，这意味着它能够利用片上现有的存储器，从而最大限度降低功耗，提高性能。此外，广泛的中间件使得Nucleus PLUS RTOS成为RFID后端网络的理想选择。

基于FPGA的无线射频读卡器开发与设计

利用XilinxCoolRunnerTM-II型CPLD，手持式射频读卡器可连接至硬盘驱动器、QWERTY键盘、可移动硬盘接口、各种显示设备和其他计算机外设（如图4所示）。这些CPLD还能帮助应用处理器，并且满足低功耗、高性能和更小芯片封装等要求。

结论

将来，射频读卡器很可能具备前端 DSP功能，譬如射频协议处理等。如今，这些功能在独立式DSP中进行处理，将来，它们很有可能被集成于FPGA。嵌入式软处理内核已可显著提升DMIPS/MHz性能，不久以后，高版本的处理内核将取代控制读卡器应用程序的后端外部处理器，从而借助可编程逻辑最大限度地提高射频读卡器设备的灵活性，同时最大限度降低其成本。

作者简介：
Niladri Roy
Xilinx公司垂直市场营销部ISM分部高级经理
Akshaya Trivedi
Xilinx公司垂直市场营销部无线分部高级系统工程师
James Wong
Linear公司产品行销经理

第1页第2页第3页

新闻投稿合作邮箱：yktchina-admin@163.com 字体[大中小] [收藏] [进入论坛]

文章图片

基于FPGA的无线射频读卡器开发与设计
停车场管理系统在智能建筑中的应用和设计
高速公路超限运输车辆门禁控制技术研究
第二代数字身份证商业应用探讨
非接触式智能卡信号的采集与处理