金融终端中磁卡读卡器的实现

图2 一个磁道的软件译码流程图 

    磁卡作为一种记录数据的有效载体，其数据信息的安全性和准确性是很高的。但是在一些操作不当的情况下，还是会出现一些数据错误的情况。在手动刷卡时，要求速度控制在每秒3英寸到50英寸的范围内，过快、过慢或者是不必要的抖动都会引起数据错误。在解码软件中，在判断正向和反向处理的数据是否正确，除了判断起始标志位和结束标志位。还要对每一个byte(取反后的数据)的数据作奇偶校验位的检测，在这里具体是作奇校验即一个byte中低四位数据加上奇偶校验位(即最高位)中1的个数 是奇数时有效，为偶数时，判断为刷卡错误。而且，若是刷卡到一半时就将卡从卡槽中拿出，也可通过在线信号CP是否为低来加以判断。

4磁卡读卡器硬件架构 

    整个读卡器部分有磁头，译码芯片和以ARM 主处理器为核心的CUP模块。选用的ARM芯片一东芯SEP3203是东南大学自主研制的一款以ARM7TDMI为IP内核的32位RISC芯片，工作主频可以达到75MHz，可以满足刷卡器中断的上来的频率，该处理器有丰富的I／O资源和中断口资源和其他的接口资源。刷卡得到的数据可以高效率的通过ARM 芯片处理，并且可以通过其他接口如串行口等将数据导出，或者是将数据保存到FLASH中。CUP模块由SEP3203，FLSAH，SDRAM 和相应的外围电路组成。

    硬件译码芯片选择了台湾中青科技的M3—2200。该芯片可以同时接两路信号进行译码，满足同时接二磁道和三磁道数据的要求，采用改进调频制(F2F)输出信号，每秒钟可以输出200—10000个信号给CPU。此译码芯片的一端接磁头，由磁头上输入两路信号给芯片；输出信号两组，每一组有两路信号，分别是：DATA和、CLK．其中DATA信号接CUP的GPIO口作普通信号使用，CLK接GPIO口作为中断口使用，且是低电平触发。此外，还有一路GradPresent磁卡在线信号cp，此信号低电平有效，接主处理器的GPIO口作为普通信号使用。

图3 刷卡器部分硬件线路图 

5结论 

    本设计在介绍磁卡的制作材料，分类，工作原理和磁卡记录方式及读写原理，采用了一块工作主频达到75MHz的ARM芯片作为CUP模块，同时运用M3—2200作为硬件译码芯片，实现了刷卡器部分的硬件部分。并且，较为详尽的介绍了软件译码方式和正向刷卡和反向刷卡的软件处理方案，设计思想和对刷卡速度的要求。同时，还给出了软件译码流程图。．作为智能交易终端的刷卡部分，经过实际使用，情况良好。

作者简介：
龚翔宇(1982一)，男，东南大学国家ASIC 中心，硕士研究生，研究方向：芯片系统与嵌入式系统；
陈俊(1982一)，男，东南大学国家ASIC中心，硕士研究生，研究方向：嵌入式系统设计；
任毅(1983一)，男，东南大学国家ASIC 中心，硕士研究生，研究方向：芯片系统与嵌入式系统。

参考文献：
[1] 银行卡磁条信息使用格式和使用规范[s]．
[2] 陈丽，等 磁卡原理及其应用[M]．北京：工科物理，1998(2)．
[3] 张江陵等．电子计算机磁盘存贮器[M]．北京：国防工业出版社．1981．31．
[4] 时龙兴，凌明，王学香．嵌入式系统[M]．北京：电子工业出版社．2006．