双界面卡的发展研究及其技术构架

上图是CPU复位信号的产生。上下电检测模块负责监视VDD的电压，在上电过程或工作电压过低时产生上下电复位信号；WDT模块是看门狗电路（watch dog timer），当软件长时间不对WDT模块进行操作后，WDT会产生超时复位信号使CPU复位。CPU对WDT模块进行读写也是通过SFR接口。 

特别要指出的是，尽管接触接口有复位信号的输入脚，但不会因此产生CPU的复位。当接触界面的复位信号有效时，接触界面会设置复位标志位并产生中断，由CPU来决定如何处理外部接口的复位请求。 

2.5 系统时钟产生 

系统时钟有非接触界面和接触界面的两个来源，为了使系统可以工作在来自任意界面的时钟下，而且可以同时和两个界面正确通讯，这需要系统有随时根据应用切换系统时钟的能力。另外，为了尽可能的降低系统的功耗，还需要在CPU不需要工作时将系统时钟关断，在中断产生后把时钟恢复。
 
如上图所示，芯片通过一个时钟管理模块来完成两个界面时钟clk1（3.39MHz）和clk2（典型频率为3.58MHz）到系统时钟clk的切换，并可由CPU来关断clk来节省功耗。在中断INT1和INT2发生时，时钟管理模块负责恢复系统时钟。 

从系统架构可以看出，在正常工作时的CPU和两个界面的时钟并不需要同步，这是因为由功能独立的界面模块负责各自通讯，通讯的时钟可以独自由界面产生，CPU做的只是通过特殊寄存器（SFR）接口访问这两个界面模块。因此在两个界面同时在工作时，CPU的系统时钟可以是clk1和clk2的任何一个。当两个中断都有效时，系统时钟将从先申请中断的那个界面的时钟中恢复，并先处理这个界面的中断。 

上图是时钟管理模块的电路图。从CPU来的stop_clk会使clk关断，而来自界面的中断请求INT1、INT2或者来自定时器的中断INT3会清除关断信号，来由恢复时钟选择模块来决定恢复那个时钟。 

图中的clk_timer是给定时器的时钟，clk_timer的输出在与门之前是为了保证在系统时钟关闭后，定时器仍有时钟来计数。

3. 结束语 

本文研究了非接触IC卡和接触式IC卡的应用，提出一个支持ISO/IEC 14443-A标准的非接触卡接口和支持串行接口的双界面CPU卡平台的设计方案。应用本方案设计的双界面CPU卡可以在兼容已有的非接触卡、接触式CPU卡的应用的基础上，提供更强大的应用开发接口并且能作为移动设备近距离通讯的载体。 

本文提出了一个新的双界面卡的架构，这个架构的好处是：使CPU控制系统和具体的接口类型相互独立，使COS软件的开发更加容易；尽量利用IP复用技术，搭积木的设计方法来缩短芯片的设计周期。

作者简介：复旦大学微电子学系  杨庆森、周晓方

参考文献
[1] Ulrich Kaiser,Wolfgang Steinhagen .A Low-Power Transponder IC for High-Performance Identification Systems. IEEE Journal of Solid-State Circuit, Vol30, No. 3. March 1995
[2] 王凛. 存储IC卡芯片的研制. 复旦大学集成电路和系统国家重点实验室硕士论文.1998
[3] Gary Yeap. Pratical low power digital VLSI design. Kluwer Academic Publisher.1998,
[4] 于宏军，赵冬艳. 智能(IC)卡技术全书. 电子工业出版社. 1996年10月
[5] Duane H. Oto, Vinod K. Dham, Keith H. Gudger et al. High-voltage regulation and process considerations for high-density 5V-only EEPROMs, IEEE. J. Solid-State Circuits, vol. SC-18, No. 5, pp.532-538, Oct. 1983.